Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03-218534

(43) Date of publication of application: 26.09.1991

(51)Int.Cl.

GO6F 9/46 606F 15/16

(21)Application number: 02-183942

(71)Applicant: HITACHI LTD

(22) Date of filing:

13.07.1990

(72)Inventor: NEGISHI KAZUYOSHI

FUJII T#TSUHIKO YONEDA SHIGERU SATO KAZUHIRO

HARADA AKIRA

(30)Priority

Priority number: 01185293

Priority date : 17.07.1989

Priority country: JP


(54) TASK SCHEDULE SYSTEM

01304236

(57)Abstract:

PURPOSE: To efficiently use hardware corresponding to a processors by providing virtual processor and permitting the processors to correspond to tasks when hardware that can be used only from a specified processor exists.

CONSTITUTION: When hardware 19ab which can be used only from the specified processor or the groups 2a and 2b exists, the virtual processors are provided, the specified processors 2a and 2b and the tasks are caused to correspond to the virtual processors and the queue of the tasks waiting for execution is provided corresponding to the virtual processors. The specified processors 2a and 2b take out the tasks from the queue of the corresponding virtual processors and start the execution of the tasks. Thus, the possibility of re-use when data which is executed previous time remains on a cache memory 19ab improves, for example, and task search overhead is reduced since respective processors 2a and 2b search only the tasks which can be executed.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

BEST AVAILABLE COPY

· 19 日本国特許庁(JP)

⑩特許出願公開

❷ 公 開 特 許 公 報 (A)

平3-218534

60Int. CL. 5

識別配号

庁内整理番号

G 06 F

360 В 430

8945-5B 6945-5B

個公開 平成3年(1991)9月26日

審査請求 未請求 請求項の数 17 (全18頁)

60発明の名称 タスクスケジユール方式

> 和特 顧 平2-183942

頤 平2(1990)7月13日

逾平 I (1989) 7月17日 ◎日本(JP) ⑩特顧 平1-185293 優先権主張

神奈川県川崎市麻生区王牌寺1088番地 株式会社日立製作 伊 明 **¥**0

所システム開発研究所内

神奈川県川崎市麻生区王禅寺1088番地 株式会社日立製作

個発 明 彦 所システム開発研究所内

@発 明 Ħ 茂 神奈川県川崎市麻生区王禅寺1088番地 株式会社日立製作

所システム開発研究所内

株式会社日立製作所 東京都千代田区神田駿河台 4 丁目 6 番地 **勿出 願**

外1名 四代理人. 弁理士 小川

最終頁に続く

1. 発明の名称 タスクスケジュール方式

2.特許請求の報頭

- 1.複数のプロセッサが主メモリを共用し、複数 のタスクを並行して実行する高多重密結合プロ セッサシステムにおいて、特定のプロセッサま たはそのグループのみから利用可能なハードゥ ェアが存在する場合に、仮想的なプロセッサを 殴けて、前記特定のプロセッサおよびタスクを 前記仮想的なプロセッサに対応付けるとともに、 該仮想的なプロセッサに対応して実行符ちタス クのキューを設けて、前記特定のプロセッサは、 対応する前記仮想的なプロセッサのキューから タスクを取出し、タスクの実行を開始すること を特徴とするタスクスケジュール方式。
- 2.前記特定のプロセッサまたはそのグループの みから利用可能なハードウェアを使用するタス クを、当該ハードウェアに対応する前記仮想的 なプロセッサに対応付けて処理させることを終

敵とする疑求権1記載のタスクスケジュール方

- 3.前記複数の才ロセッサと主メモリとの間に、 植敷股階のキャッシュメモリを有する場合。あ ↓シュメモリを共用するプロセッ サにより前記は想的なプロセッサを構成し、各 プロセッサは、対応する貧紀仮想的なプロセッ サに実行可能がタスクが存在しない場合、他の **段階のキャッ外ュメモリを共用するプロセッサ** 戦記プロセッサが対応付けらてい る仮想的なプロセッサ以外の仮想的なプロセッ サの処理符ち利スクを探して処理することを特 徴とする請求項1記載のタスクスケジュール方
- 4.前記仮想的なプロセッサと前記特定のプロセ ッサとの対応制、負荷の状態により定期的に変 更することを模性とする請求項1記載のタスク
- 5. タスクに対して対応する前記仮想的なプロセ サの候補を揃定する手段を設けて、当初候補

となっている前記似想的なプロセッサのいずれかでタスクの実行を開始し、以後、同一の前記 仮想的なプロセッサに対応付けて処理を行うことを特徴とする請求項1記載のタスクスケジュール方式。

- 8. 各プロセッサ母に、対応する前記値想的なプロセッサの処理順序を指定する手限を設けたことを特徴とする請求項1記載のタスクスケジュール方式。
- 7. 高速応答を要求されるタスクに対応する前記 仮想的なプロセッサを取けて、鉄仮想的なプロ セッサに対応するプロセッサは、当該仮想的な プロセッサによる処理を優先することを特徴と する請求項1記載のタスクスケジュール方式。
- 8. 前記特定のプロセッサおよび前記収録的なプロセッサに対応するテーブルを設けて、前記特定のプロセッサに対応するテーブルは対応する前記収想的なプロセッサへのポインタのリストを有し、前記仮想的なプロセッサからタスクの制御ブロックをチェインする構造により、実行

タスクのキューを設けるかわりに、各タスク等 に対応する仮想的なプロセッサを表示したタス クテーブルを投け、前記特定なプロセッサは、 各タスクのタスクテーブルにより自プロセッサ に対応する仮想的なプロセッサに対応付けられ たタスクを選択し、実行を開始することを特徴 とする請求項1 記載のタスクスケジュール方式。

- 13. 前記仮想的なプロセッサは、全てのプロセッ サで処理されるタスクに対応する仮想的なプロ セッサであることを特徴とする健求項12記載 のタスクスケジュール方式。
- 14. 前記ハードウェアはキャッシュメモリである ことを特徴とする請求項12記載のタスクスケ ジュール方式。
- 15. 前記複数のプロセッサは主メモリを共用する とともに、複数のアドレス空間を有し、少なく とも前記アドレス空間の一つで複数のタスクを 並行して気行することを特数とする請求項12 記載のタスクスケジュール方式。
- 18. 鯨記アドレス空間に対応する空間テーブルを

特閒平3-218534 (2)

可能なタスクのキューを構成することを特徴と する請求項 記載のタスクスケジュール方式。

- 9. 解記プロセッサシステムの操作を行うための 端末から入りされた指示により、前記特定のプロセッサと可能仮想的なプロセッサとの関係および前記仮想的なプロセッサとタスクとの関係 を前記端末に出力することを特徴とする緯求項 1 記載のタスクスケジュール方式。
- 10. 紋記複数のプロセッサが主メモリを共用するとともに、複数のアドレス空間を有し、少なくとも前記各アドレス空間の一つで、複数のタスクを並行して実行することを特徴とする語求項
 1~8のいずれかに記載のタスクスケジュール方式。
- 11. 複数のタスクが前記アドレス空間に対応付けられて処理される場合に、前記タスクの代りにタスクに対応する前記アドレス空間を、前記仮想的なプロセッサに対応付けることを特徴とする辞求項1 記載のタスクスケジュール方式。
- 12. 前記仮想的なプロセッサに対応して実行待ち

設け、各個の的なプロセッサに対応する仕事が 該アドレスを間にあることを表示する手段を該 空間テーブルに設け、タスクスケジュール時に 該表示手段を参照することによりタスクを実行 することを対数とする額求項15記載のタスク スケジュール方式。

- 17. 前記特定 の仮想的なプロセッサに対応付けらたプロセッサまたはそのグループが故聴した場合、それ以外の故障していないプロセッサまたはそのグループを、新たに前記仮想的なプロセッサに対応 けけることを特徴とする錯求項14 に記載のタスクジュール方式。
- 3、発明の詳細な説明

【産業上の利用分野】

本発明は計算機システムにおけるタスクスケジュール方式に 新し、特に複数のプロセッが主メモリを共用し、複数の処理(タスク)を並行して実行する高多重が結合プロセッサシステムにおける高性能タスクスケジュール方式に関する。

〔従来の技術

特別平3-218534(3)

世来、タスクスケジュール方式については、先入れ先出し方式、プライオリティによる方式、プロセッサ使用時間の長いタスクよりエノ〇の多いタスクを優先する方式、処理時間の目標値を守るように処理順序を変える方式等があった。これらの方式では、タスクの切替えオーバヘッドは、考慮されていなかった。

また、タスクの切替大オーバヘッドを考慮したタスクスケジュール方式としては、例えば、特別昭63-113738号 公報に開示された方式が知られている。しかし、この方式においても、プロセッサ間で共用されているキャッシュメモリ等のハードウェアを意識したタスクスケジュール方式は配慮されていない。

特定のタスクを特定のハードウェアリソースが利用可能なプロセッサ(またはそのグループ)でのみ実行させるタスクスケジュール方式として、特別昭62-75739公報(米国特許4805157に対応)に関示された方式が知られている。この方式では、タスク毎に設けられたタスクテーブル

成がなされておらず、プロセッサを限定して処理を依頼しようとしても、すべてのプロセッサが実行可能なタスクのキュー上のすべてのタスクをサーチして実行するタスクを選択しているため、指定外のプロセッサがキュー上で当該タスクの実行可能性のチェックをして、スキップするオーバへッドが大きいという問題もあった。以下、これについて具体的に説明する。

第6回は、従来のタスクジュール方式における、プロセッサ間で共用されているキャッシュメモリ等のハードウェアを常識したシステム構成例を示す図である。このシステムにおいては、主メモリ1 a を共用するプロセッサ2 a , 2 b , 2 c なよび2 d は、各々独立にタスクを処理することとができる。プロセッサ2 a と 2 b , 2 c と は できる。 オロセッシュメモリ1 B a b , 1 9 c は d を共用する。また、システムテーブル5 およびスケジュールロックエントリ7を主メモリ1 a 上に 待つ。

主メモリミュ上には、タスク情報を管理するた

内に当故タスメを実行可能なプロセッサをビットマップとして設定する。タスクスケジュール時に当故ビットマップをチェックし、許可されたタスクのみをスケジュールすることにより、上記のプロセッサ吸定業行を実現している。

(発明が解決↓ようとする課題)

また、特定のプロセッサでのみ変行可能なタス クのスケジュールオーバヘッドの削減に関する配

めの領域(タスクテーブル)10g,10g, 10g,10~,101が、タスク対応に投けられており、同様 に、タスク間の処理の独立性を高 めるための領域 である金質がレス 空間を管理するための領域 で空間テーブル)14p,14g, 14g,14g が空間対応に設けられている。こ の空間テーブル しているものは、空間の優先順位 15g,16g インされている。

ここでは、ダスクテーブル10hに対応するタスク(以下、単に「タスク10h」等という)は、プロセッサ2a、2bにのみ実装されている内蔵アレープロセッサ(以下、「IAP」という)を使用するため、プロセッサ2a、2bでのみ実行可能であることを示す印(フラグ)が付けられて

第8回において、プロセッサ28がタスクスケ ジュールを行う場合、先頭の空間テーブル14p の先頭のタスク 10mが選択され気行される。こ

特開平3-218534(4)

のとき、タスクテーブル10 e および実行可能な タスクがなくなった空間テーブル10 e および実 行可能なタスクがなくなった空間テーブル14p は、それぞれのキューから外されるのが普通であ る。

更に、プロセッサ 2 b 、 2 c がタスクスケジュールを行うと、それぞれ、タスク1 O f 、 1 O g が遅れる。次に、プロセッサ 2 d がタスクスケジュールを行うと、選択される。次に、プロセッサ 2 d がタスクスケジュールを行うと、選択されるが、前述の知くタスク1 O h には、プロセッサ 2 a 、 2 b でのみ実行可能であることを検知してスキップし、次のタテーブル、空間テーブルのサーチと操作を行う節のプロセッサ間の排他を行うため、タスクスケジュールの間、スケジュールロンクされる。

前述の如く、上記技術によれば、特定のプロセッサでのみ実行可能なタスクのスケジュールオー

[課題を解決するための手段]

このような目的を連成するために、本発明は、 複数のプロセッサが主メモリを共用し、複数の処 電(タスク)を並行して実行する高多量密結合プロセッサシステムにおいて、特定のプロセッサ (またはそのダループ)のみから利用可能なハードウェアが存在する場合に、仮想的なプロセッサ を殺けて、前述の特定のプロセッサおよびタスク を前配仮想的なプロセッサに対応付けるとともに、 下記のいずれかを実行することを特徴とする。

- (1) 前記仮想的なプロセッサに対応して実行待ちタスクのキューを設けて、前述のプロセッサは、対応する前記仮想的なプロセッサのキューからタスクを取出し、タスクの実行を開始する。
- (2) 各タスク毎に対応する仮想的なプロセッサを扱示したタスクチーブルを設け、前記プロセッサは、各タスクのタスクテーブルにより自プロセッサに対応する仮想的なプロセッサに対応付けられたタスクを選択し、実行を観

パヘッドの削減に関する配慮がなされていないため、プロセッサを限定して処理を依頼しようとしても、すべてのプロセッサが実行可能なタスクを母択して、カー上のすべてのタスクをサーチして実行するため、指定外のプロセックを母択して、カーとは、リ、スキップするオーバヘッドが大きいという同題があった。

また、タスタに対応するタスクテーブル毎に実 行可能なプロセッサとの対応関係を設定しており、 この対応関係を変更する必要の生じた場合、タス ク数が多いと、変更オーバヘッドが大きいという 関級があった。

本発明は上記事情に館みてなされたもので、その目的とすると ころは、従来の技術における上述の如き問題を用消し、上述のプロセッサ対応のハードウェアの 声 中的な利用を関り、更に、オーバーッドの少なし プロセッサ 限定タスクスケジュー ルを可能とする タスクスケジュール方式を提供することにある。

始する。

(作用)

本発明に係るタスクスケジュール方式において は、特定のプロセッサ(またはそのグループ)の みから利用可能なハードウェアが存在する場合に、 仮想的なプロゼッサを取けて、上述の特定のプロ セッサおよび列スクを上記仮想的なプロセッサに 対応付けるとともに上記仮想的なプロセッサに対 | 広して実行神 ち | タスクのキューを設けて、前途の 特定のプロセッサは、対応する上記仮想的なプロ セッサのキューからタスクを取出し、タスクの実 行を開始するようにしたので、何えば、キャッシ ュメモリ上に前回実行時のデータが残っている場 合に、その再利用の可能性を向上させることがで きる。更に、各プロセッサは、当該プロセッサで **処理不可能なタースクのサーチを行わず、実行可能** なタスクのサーチのみを行うことにより、タスク サーチオーバヘッドの削減を実現している。

また、別のタスクサーチオーバヘッド削減策と して、タスクスケジュール時に、仮想的なプロセ

特開平3-218534(5)

ッサに対応する仕事がアドレス空間にある場合に のみアドレス空間内のタスクのサーチを実行し、 空間レベルでのスキップを行うことにより、各プ ロセッサは当該プロセッサで処理不可能なタスク のサーチを最小限とする方策を実現している。

また、プロセッサあるいはハードウェアリソースの故障等によりタスクとプロセッサの対応付けを変更する必要の生じた場合、プロセッサとの対応付けを変更すれば良い。一般的に、タスク数よりはタスクを対応付けるかのので、対して、対応の際に、クスク数は少ないが、がで変更はタスク対応のテーブル内に、対応の場合の対応付けを保持している場合と比較してより少ないオーバヘッドで実現可能である。「家庭側」

以下、本発明の一実施例を図面を用いて具体的に対明する。

第2回は、本発明の一実施例に係るタスクスケ ジュール方式におけるシステム構成を示す图であ る、主メモリ1を共用するプロセッサ2 a、2 b、

スク対応に設けられている。タスクテーブル10。~10iには、それぞれ、VIP番号12。~12iおよびVIP供補番号20。~20iを予め設定する。更に、タスクテーブル10。~10iをアドレス空間対応にVIPテーブルにチェインするための初却ブロックとして、SQ(スケジュールキュー)テーブル16p~18sを用意する。なお、各アドレス空間の全タスクが、各々、同一のVIPテーブルからチェインする方式も可能である。

なお、ここでも、タスク10eは、低先タスクとして、VIP機構番号20eおよびVIP番号12eには1のみを設定する。阿様に、IAPを使用するタスク10hに対しては、2のみを設定する。VIPサーブル3a,3bのVIPリスト4a,4bには、VIPテーブル8k.8gへのポインタをこの順序で設定する。また、IPテーブル3c,3dには、VIPテーブル8mへのポインタを設定する。第3回は本実施例の方式におけるタスクテーブルと空間テーブル、SQテーブル

2 c および 2 d は、各々独立にタスクを処理することができる。 プロセッサ 2 a と 2 b , 2 c と 2 d は、それぞれ キャッシュメモリ 1 9 a b , 1 9 a b , 1 9 a b , 1 9 a b , 1 9 x か ジュールロックエントリ 7 を主メモリ 1 上に 持つ点は先に示したシステムと同様である。

上記主メモリトには、プロセッサ2a,2b.
2cおよび2dにそれぞれ対応して、1Pテーブル3a,3b,3cおよび3dが設けられている。また、重複を新すプロセッサグループに対応する (VIP)に対応するテーブル (以下、「VIP)に対応するテーブルという)8k,8g,8mが設けられている。なお、本実別例においては、VIPテーブル8Aはプロセッサ2a,2bにのみ実践されている前記IAPおよびキャッシュメモリ18aはカボし、VIPテーブル8mはキャッシュメモリ18aは、プロセッサ2a,2bに対応し、VIPテーブル8mはキャッシュメモリ18aは、プロセッサ2a,2bに対応し、VIPテーブル8mはキャッシュメモリ18aは、プロセッサ2a,2bに対応し、VIPテーブル8mはキャッシュメモリ18aは、アロセッカを

また、主メモリ1上には、タスク情報を管理するための領域(以下、「タスクテーブル」という) 10e,10f,10g,10h,10iが、タ

ルの関係を示す。である。タスクテーブルから空間テーブルを辿ることができる。また、空間テーブルから、VIP番号毎に対応するSQテーブルを辿ることができる。

本実施例における、チータ等が揃って、タスクが実行可能になった時の処理の流れを第7回に示す。まず、タスクテーブルのVIP番号(前近の仮想プロセッサに付加されている一貫番号)から、対応するVIP を求め(ステップ71)、ステップ72で、VIPテーブルのVIPタスクスタックにCS(Compare and Swap)命令により挿入する。第2回に、VIPテーブル8mにタスクテーブル10jをスタックした例が示されている。

本実施例におけるプロセッサによるタスクスケ ジュールの処理 ラップ 6 0 1 で、自プロセッサに対する I P テー ブルを見つける。そして、I P テーブルのVIP リストから最初のVI P を求める(ステップ 602)。 次に、VI P テーブル中のロックエントリをロック クレ(ステップ 8 0 3)、VI P タスクスタックに

特開平3-218534(6)

タスクスタチーブルがスタックされているかチェックする(ステップ604)。スタックされている場合は、VIPタスクスタックから全タスクチーブルをCS命令により外す(ステップ605)。タスクテーブルを1つとり(ステップ606)、TSKENQ(Task Enquene)ルーチンをコールして、タスクテーブルをVIPのキューに入れる(ステップ607)。未処理のタスクテーブルがまだあるなら(ステップ608)、更に、TSKENQを繰り返す。

VIPテーブルにSQテーブルがチェインされていない場合(ステップ609)には、VIPテーブルのロックエントリのロックを外す(ステップ610)。IPテーブルのVIPリストに、次のVIPテーブルが含まれているならばプロセッサはWAITに入る。VIPにSQテーブルがチェインされている場合、先頭のSQテーブルを求め(ステップ612)、SQテーブルにチェインされているタスクテーブルの先頭のものを求める(ステップ613)、TSKDBQ(Task Dequeue)

TSKPEQルーチンの処理の決れを示すものである。まず、タスクテーブルをSQテーブルのチェインから外す (ステップ101)。SQテーブルにタスクテーブルがなくなった場合 (ステップ102)には、SQテーブルを、VIPテーブルのチェインから外す (ステップ4103)。

上記実施例によれば、実行中期したタスクが、 再度スケジュールされる際、同一のキャッシュメ モリを有するプロセッサで実行される可能性が高 くなり、また、直接このタスクを実行開始できる プロセッサ以外は、当該タスクをサーチせず、タ スクスケジュールにおけるサーチオーバヘッドを 削減する効果もある。

次に、本発明の他の実施例を、第4回に示すチーブル関連図および第8回の処理の流れ図により 説明する。第4回に示す如く、例えば、IPチーブル3cには高負荷時のVIPリスト21c。および低負荷時のVIPリスト22cが予め設定されている。負荷姿勢の整複処理は、第8回に示す如く、定期的に起動され、別に設定されている手 ルーチンもコールして、タスクテーブルを5 Q チーブルのチェインから外す(ステップ 6 1 4)。 V I P テーブルのロックエントリのロックを外し (ステップ 6 1 5)、対応するタスクの実行を開始する。

第9回は、 ENQルーチンの知識の流れである。まず、第3回に例を示すは、タスクテーブル10jからV IP番号12 はなから、VIP番号12 に対するSQテーブル16pgを、SQテーブルリストンがある。VIP番号12 に対するSQテーブルリスト18peを使って求め、SQテーブルからのタストーブルのを、SQテーブルからステーブルのでは、ステーブルが、まだ、VIPテーブルが、または、ステップのチェインに関サーブルが、場合には、ステップのチェインに優けるCP・プログルを、を考慮して挿入する(ステップのチェインが、また考慮して挿入する(ステップのチェインが、また考慮して挿入する(ステップのチェインに優ける)。

第10図は、前述のステップ614に示した

段により捌定性れた前回数処理を行ってからのC PU使用時間を使用して、CPU使用率を求める (ステップ8↓)。CPU使用率が予め与えられ た阪界値より休せい場合(ステップ82)。会工 アチーブル中やVIPも高負荷時のVIPに従っ て変更する(林テップ83)。IPテーブル3c **₩ I Pリスト4 c としてVIPテー** においては、 ブル8mのみ、静設定する。第4回の設定内容に対 する高負荷時前IPテーブルとVIPテーブルの 対応関係は、集2週の通りである。また、CPU 使用率が膜界像より低い場合、全IPテーブル中 のVIPリス♪を低負荷時のVIPリストに従っ て変更する(芥テップ84)。IPテーブル3c においては、♥IPリスト4cとして、VIPテ ーブル8kお丼びVIPテーブル8mを設定する。 第4回は、低負荷時のIPテーブルとVIPテー ブルの対応関係を示している。

上記実施例はよれば、VIPとプロセッサとの 対応を、プロセッサの負荷状態により変更することができ、処理の効率向上が可能になるという効

特別平3-218534(ア)

型がある。

第 5 図に示したVIPとタスクの関連表示は、このVIPチーブル中のタスク数および変更不可タスク数による。また、IPとVIPの関連表示は、IPテーブル中のVIPリスト、高負荷時の

リ110p~110gを設定する。また、各5Qテーブル対応に、SQMSG(SQ Nessage)スタックを用意する。第11回では、SQテーブル16gのSQMSOスタックにMSGテーブル111wが入れられている。

更に、システムテーブル5からチェインされたMSGテーブルのチェインが未使用MSGブールとして追加されている。第11回では、未使用MSGブール111 m, 111 t, 111 uが用寒されている。第11回ではタスクテーブル中のVIP最補番号を省略しているが、本実施例でも同様に設定されているものとする。また、本実施例におけるタスクテーブルと空間テーブル、SQテーブルの関係は、先の実施例の場合と同様である(第3回参照)。

本実施例における、タスクが実行可能となったときの処理の流れを、第13回に示す。まず、未使用MSGプールから1つ、MSGテーブルを外す(ステップ131)。このMSGテーブルにタスクテーブルのアドレスを設定する(ステップ

VIPリストおよび係負荷時のVIPリストを使用して行う。

上記実施例はよれば、必要に応じて、プロセッサシステムの操作を行うための第末から指示を行うことにより、プロセッサとVIPとの関係およびVIPとタスクとの関係を輸末に出力させ、状態を確認するととができる。

次に、本発的の更に別の実施例を示す。本実施例は、前述の来施例のタスクチーブル操作および 排他制御方式を変更し、ロックの競合確率を低下 させるものである。

第11日は、本実施例の方式におけるシステム 株成図であり、以下の点を除いては、第2回に示 した実施例と即様である。

VIPテーブル8k,88,8mの各々に対応 して、下記のVIPMSG (VIP Message) スタックを設する。第11頃においては、VIP テーブル8mのVIPMSG スタックにMSG (Massage) テーブル111 v が入れられている。 SQテーブル 6p~16sには、ロックエント

132)。タスクテーブルのVIP番号から、対応するVIP を求め (ステップ133)、VIPテーブルのMS Gスタックに C S 命令により、対記MS Gテーブルを挿入する (ステップ134)。第11回には、VIPチーブル8 mにMS Gテーブル111 v をスタックした例を示した。

本実施例に おけるプロセッサによるタスクスケジュールの処理の流れを、第12図に示す。まず、自プロセッサ と対する I P テーブルを見つける (ステップ1202)。 I P アテーブルのVIPか 6、最初のV: P を求める (ステップ1202)。 ステップ1202)。 ステップ1202)。 ステップ1202)。 V I P M S G スタックに M S G テーブル がスタック されている場合は、 VIP M S G スタックから、 全M S G テーブル と C S 命令により外す (ステップ1206)。

MSGテーブルを1つとり(ステップ1206). SQENQ(SQ Enqueue) ルーチンをコールし

特別平3-218534(8)

て、MSGテーブルもSQテーブルのSQMSG スタックに入れるとともに、SGテーブルをVI Pテーブルのキューに入れる(ステップ1207)。 未処理のMSOテーブルがまだあるなら(ステッ プ1208)、更にSQENQを繰り返す。VI Pテーブルに、SQテーブルがチェインしていな い場合 (ステップ1209) には、VIPテーブ ルのロックエントリのロックを外す(スチップ) 1210). なお、IPテーブルのVIPリスト に、次のVIPテーブルが含まれているなら(ス テップ1211)、当該VIPテーブルに対して、 上述の処理を繰り返す。VIPテーブルが含まれ ていない場合は、プロセッサはWAITに入る。

VIPテーブルにSQチーブルがチェインされ ている場合、媒作対象としてチェイン先頭のSQ テーブルを求め(ステップ1212)、SQMS G スタックにMSGテーブルあり、または、SQ チーブルにタスクチーブルのチェインあり、をチ ェックする (ステップ1213) . どちらかが有 の場合には、VIPチーブルのロックエントリの

ければ、VIPのロックエントリのロックを外し 、 て(ステップ1213)、次のVIPの処理へ移

類14回は、SQENQルーチンの処理の流れ を示すものである。まず、MSGテーブルからタ スクテーブルを辿り、そこからVIP番号を求め て(ステップ141)、更に、空間テーブルから VIP番号に対するSQテーブルを、SQチーブ . ルリストを使って求める(ステップ142)。M . - SGチーブルをSQテーブルからのSQMSGス - タックに挿入する(ステップ143)。なお、S QテーブルがまだVIPテーブルからチェインさ れていない場合(ステップ144)には、SQテ ーブルを、VIPテーブルのチェインに、後先順 位を考慮して挿入する(ステップ145)。

第15回に、空間内のタスク処理を行うASS CHルーチンの処理の流れを示す。まず、SQM SGスタックに、MSGテーブルがあるか答かを チェックする (ステップ151) . MSGテーブ ルがあるとき、すべてのMSGテーブルをSQX

ロックを外し(ステップ1214)、SQチーブ ルのロックエントリのロックを確保し(ステップ 1215) . ASSCH (Address Space Schedule) ルードンをコールして、空間に関する スケジュールを行う(ステップ1216)。

大に、SQチ┣ブルのロックエントリのロック を外し(ステップ1217)、実行開始するタス クがみつかったか否かをチェックする(ステップ 1218)。見りかったときは対応するタスクの 契行を開始する↓見つからないときはVIPチー・ ブルのロックエ∦トリを再皮ロックし(ステップ 1218)、5中テーブルが現在VIPのSQチ ープルチェインド入っているか否かモチェックす。 (ステップ1220)。 SQテーブルがチェイン から外されている場合には、ステップ1209へ 戻り、他のSQサーブルもさがす。また、SQテ ーブルがあると昔は、SQテーブルをVIPの SQテーブルチ # インから外す(ステップ 1221)。更に 次のSQテーブルを求めて、 あればその処理も行い(ステップ1210)、な

SGスタックから外す (ステップ152) . MS Gテーブルを1分とり(ステップ153)、当該 . N.S.ロテーブルは対応するタスクテーブルが、既 にSQチーブルからチェインされているか否かを チェックする(丼テップ154)。チェインされ ていないときは リタスクテーブルを8 Qテーブル のタスクテーブルキューの末尾に挿入する(ステ ップ155)。 外に、MSGテーブルを、未使用 MSGプールに戻す (ステップ158)。これを、 SQMSCスタ ┩りから外したMSGテーブルの、 すべてに関して持う(ステップ157)。最後に、 実行可能なタスタのタスクテーブルが、SQテー ブルからチェイ斗されているか否かをチェックし (ステップ15月)、ステップ159では、その 先頭のタスクテ^卅ブルを、実行開始のためSQテ ープルのタスクオーブルキューから外す。

次に、本発明の更に他の実施例を、第16時に 示すシステム構成団を基に説明する。本実施例で は、キャッシュメモリが二段階になっており、図 に示す如ぐ、第2回に示した実施例に対して、ブ

特別平3-218534(8)

ロセッサ対応の第二のキャッシュメモリしらしょ ~161dが追加されている。また、VIPテー プル8a~8dは各プロセッサ2a~2dに対応 して設定されている。各プロセッサとVIPとの 対応関係は、IPテーブル中のVIPリストによ り、以下の如く設定されている。

各プロセッサは、まず、対応するVIPをチェ ックする。次に、当該IPとキャッシュメモリを 共用するプロセッサに対応するVIPを、チェッ クする。例えば、プロセッサ2ヵは、まず、VI アテーブル8 a をチェックする。これにより、キ ャッシュメモリ19abおよび第二のキャッシュ メモリ161aのデータを再利用する確率を高め る。このようなタスクが、VIPテーブル8 a K 存在しない場合、VIPテーブル8bをチェック することにより、キャッシュメモリ19gbのデ ―タを再利用する確率を高める。その他の動作お! よび処理の流れは、前述の実施例と阿様である。

第17回は、本発明の更に他の実施例における システム構成図である。

11 4 仕事有ビットマップ kmit (VIP1に対するタ スクであることを表わす)をあらかじの設定する。 タスクチーブル101を空間対応にシステムテー ブル5にチェインするための制御プロックとして、 空間テーブル14gを用意する。他のタスクテー ブルも間様である。タスクテーブル10gに対し ては仕事有ピットマップ114gを設定する。『 Pテーブル3a, 3bのサービス対象VIPビッ トマップ31a,3bのサービス対象VIPとの 対応を扱わすビットを設定する。また、IPテー ブル3c,3dには同様にしてVIPO,VIP 2との対応を設定する。

各空間テーブルには、ロックエントリ110年. 仕事有VIPピットマップ112g(左から賦に VIPO, 1, 2に対応)、 VIP対応カウンタ 1 1 3 g (上から頃にVIPO。1, 2に対応) が設けられている。

第18回は、本発明のタスクを実行可能な状態 とした時の処理の流れを示す。まず、そのタスク に対応する空間テーブルを求める(ステップ

主メモリ1 & 共用するプロセッサ2 a , 2 b , 2c、2dは、 おのおの独立にタスクを処理する ことができる. プロセッサ2 a と 2 b , 2 o と 2gはそれぞ川キャッシュメモリ19gbおよび 19cdを共用する。システムテーブル5および スケジュールロックエントリ7を主メモリ上に持 つ点は前述し丸従来のシステムと同様である。

プロセッサ 4 a,2b,2o,2dk 村応して IPテーブル 3 a . 3 b . 3 c . 3 dを設ける。 また、IPテーブルには、VIPとの対応関係を ビットにより構筑したサービス対象VIPビット マップ31a,||31b.31c,31dが設けら れている。ビットマップのビット0,1,2は、 三種のVIP (VIPO, VIP1, VIP2) と対応を各々乗している。ピットが1の時、その IPはVIP州対応付けられている。

本発明の実施例では、VIPOは金IPで処理 を行うタスクは、VIP1はキャッショメモミリ 18abに対応し、VIP2はキャッシュメモリ 19cdに対応する。タスクテーブル101には

1701)。 別に、その空間テーブルのロックエ ントリモロッ刈し (ステップ1702) 、タスク を空間テーブ川のタスクキューに入れる(ステッ プ1703)。||タスクテーブルの仕事有ピットマ ップにおいてオンとなっているピットに対応する VIPに対して、つぎの処理を行う(ステップ) 1704,1407,1707,1708). 空 間テーブルの引IP対応カウンタをプラスし、空 間テーブルの出事有VIPピットマップの対応す るピットをオゾに奴定する。空間テーブルのロッ クエントリのロックを外し(ステップ1709)、 この空間テーゴルが空間テーブルキューに入って いるかチェッタしなければ、空間テーブルを空間 テーブルキューに入れる(ステップ1712)。 空間テーブルギューの操作の間、スケジュールロ ックエントリのロックを確保しておく(ステップ 1711,17 13).

本苑明におけるプロセッサによるタスクスケジ ュールの虹廻の流れを第19回に示す。まず、自 プロセッサに対するIPテーブルを見つける(ス

特開平3-218534 (10)

アップ1801)。 [アテーブルからサービス対 象VIPピットマップを求める(ステップ 1802)。スケジュールロックエントリをロッ クし(ステップL803)、空間チーブルキュー 免頭の空間テーブルを求める(ステップ1804)。 システムテーブルに空間テーブルがチェインし ていない場合(ステップ1805)、スケジュー ルロックエントリのロックを外し(ステップ 1811)、プロセッサはウェートに入る。空間 チーブルがチェインしている場合は、対象となっ た空間テーブルの仕事有VIPピットマップと前 記サービス対象VIPピットマップの論理権を求 め(ステップ1806)、結果がオールゼロかチ ェックする(ステップ1807)。 結果がオール ゼロの場合、前記空間テーブルの仕事有VIPピ ットマップがオールゼロかをチェックする(スチ ップ1808)。これもオールゼロの場合、対象 空間テーブルを空間テーブルキューから外す(ス テップ1808)。いずれの各合も次の空間テー ブルを求め(ステップ1810)ステップ1805

対応するタスクの実行を開始する。

第20回にタスクキュー(TSKDEQ)ルーチンの処理の施れを示す。まず、タスクテーブルを空間テーブルのチェインから外す(ステップ1901)。タスクテーブルの仕事有ピットマップでオンとなっているビットに対応するVIPの各々に対して下記の処理を行う(ステップ1902、1907)。空間テーブルのVIP対応の仕事有カウンタをマイナス1する(ステップ1908)。カウンタがゼロになったなら(ステップ1908)。カウンタがゼロになったなら(ステップ1908)。カウンタがゼロになったなら(ステップ1908)。カウンタがブロになったなら(ステップ1908)。

第21回は、VIPがキャッシュメモリのように性能は低下するが他のVIPのもので代替可能なハードウェアリソースに対応して設定されている場合のプロセッサ散度時の処理の流れを示す。 第17回に示すように、例えばIPテーブル3a,3bにはサービス対象VIPビットマップ31a, へ戻る.

前述の結果がオールゼロでない場合、スケジュ ールロックエレトリのロックを外し(ステップ 1812). 契問テーブルのロックエントリモロ ックする(スサップ1813)。空間のタスクキ ュー先頭のタ丼クテーブルを求める(ステップ・ オスクテーブルのない場合、空間テ 1814). ープルのロッサエントリのロックを外し(ステッ プ1818) ↓ スケジュールロックエントリモロ ックし(ステ↓プ1819)、ステップ1810 へ戻る。タス∜テーブルのある場合、タスクテー ブルの仕事有ピットマップと前述のサービス対象 VIPピットサップの論理観を求め(ステップ 1816)、朝果がオールゼロなら次のタスクテ ーブルを求め [ステップ1817] 、スチップ 1815ヘ戻る。論理技がオールゼロでない場合。 タスクキュー 【TSKDEQ】 ルーチンをコール して、タスク州ーブルを空間テーブルのチェイン から外す(ステップ1820)。空間テーブルのロ ックエントリロロックを外し(ステップ1821)、

3 b (VIP O およびVIP1を指定) があらか じめ設定されている。

そして、何刈ばプロセッサ2aの故障時にプロ セッサ放踪時の処理が起動され、第21回に示す ように、故障山たプロセッサのサービス対象VI P(ここでは 以IPOおよびVIP1)を求める (ステップ2001)。各VIPに対して下記の 処理を行う(オテップ208。207)。正常に 動作中のプロセッサのIPチーブルをサーチし (ステップ2002,2004,2005)、前 記VIPに対するサービス対象VIPビットマッ プがオフのIPテーブルを見つけたなら当ビット もオンに変える (スチップ2003,2008)。 この何では、VIPOに対しては、これをサービ スしないプロゼッサはないため、テーブルの書替 は発生しない。 しかし、VIP1に対してはIP テーブル3cのサービス対象VIPビットマップ 31oにおいて、VIP1に対応するピットが設 定され、「111」となる。

次にプロセッサ3bが故障となった場合、阿様

特間平3-218534 (11)

の処理によりIPチーブル3 dのサービス対象 V IPビットマップ 3 l d において、VIP 1 に対 応するビットが設定される。これにより、VIP 1 をサービスするプロセッサがなくなることなく、 処理を継続することが可能である。

第22回は、プラウン は、 かっと は、 がっと は、 でっと は、 でっと は、 でっと は、 でっと は、 でっと は、 でっと は、 この ない は、 この ない は、 この ない は、 この は、 この

また、仮想的なプロセッサを設けたことにより、 タスクプロセッサの対応付けの変更が低いオーバ ヘッドで実現可能となっている。

4. 顕歌の簡単な説明

第1回は本発明の一実施例を示すタスクスケジ

の例では、空間ナーブル14 qは第一行目に、空間テーブル14 cは第二行目に表示されている。 また、各VIPに対するタスク数の合計が最終行 に表示されている。

なお、前述の 明を複数のプロセッサが主メモリを共用するとと もに、複数のプロセッサが主メモリを共用するとと もに、複数のアでで、複数の処理(タスとも前 配各アドレス空での一つで、複数の処理(タスに対 して適用して実行したが、本発明はこれに 限定されるものではなく、単一のアドレス空間の みを示したも、有効に適用可能 みを有するシステムに対しても、有効に適用可能 であることは言うまでもない。

(発明の効果)

以上、詳細に教明した如く、本発明によれば、 複数のプロセッサが主メモリを共用し、複数の処理(タスク)を並行して実行する高多重密結合プロセッサシステムにおいて、特定のプロセッサのみから利用可能なハードウェアが存在する場合に、仮想的なプロセッサを設けて、前述のプロセッサ

ュール処理の流れを示すフローチャート、第2回 は本発明の一実施例のシステム構成を示す図、第 3関はタスクテ┼ブル、空間テーブル、SQテー ブルの関連を示す図、郑4回はIPテーブルとV IPテーブルの前途を示す図、第5回はVIPと タスク、IPとVIPの関連表示例を示す図、第 6番は従来方式以よるシステム構成を示す図、第 7回はタスクの非行可能化の処理の流れを示すっ ローチャート、鮮8図は食荷監視によるIPとV IPの原連切替札処理の流れを示すフローチャー ト、第9回はTSKBNQ処理の流れを示すフロ ーチャート、第↓0図はTSKDBQ処理の洗れ を示すフローチ√ート、第11回は本発明の他の 実施例のシステム構成を示す図、第12回はその タスクスケジュール処理の流れを示すフローチャ ート、第13回間タスクの実行可能化の処理の流 れを示すフロー州ャート、第14回はSQENQ 処理の流れを示すフローチャート、第15回はA SSCH処理の流れを示すフローチャート、第 16回は本発明の更に他の実施例のシステム構成

(START)

ブルシファ配も

TSKAMBO-A

团


第1回


特別平3-218534 (12)


を示す団、第17回は、本発明のさらに他の実施 倒のシステム構成を示す図。第18回は、タスク を実行可能にするための処理の流れを示すフロー ート、第19国は、タスクスケジュールの処 風の流れを示すフローチャート、第20回は、タ スクヂキュールチンの処理の流れを示すフローチ ャート、第21回は、プロセッサ故障時の処理の 流れを示すフローチャート、第22回は、空間と VIPタスクの関連表示例を示す図である。


1: 主メモリ、2a~2d:プロセッサ、19a 18 c d, 16 i a ~ 16 l d : * + ッシュ リ、3a~3d:IPテーブル、8a~8d. ~8m: VIP+-ブル、10e~10j: タスクテーブル、16p~16m;SQテーブル、 , 14 r, 14 s:空間テーブル、4 a ~ : サービス対象VIPピットマップ、110 q:ロックエントリ、112q:仕事有VIPビ マップ、113g:VIP対応カウンタ・

第2回














F.CHAU & ASSOCIATES, LLC




















货間平3-218534(18)

第1頁の続き 優先権主張 ②平1(1989)11月21日 ③日本(JP) ①特願 平1-304236 優先権主張 ②平1(1989)11月21日 ③日本(JP) ①特願 平1-304236 ②発 明 者 佐 藤 - 浩 神奈川県横浜市戸塚区 塚町5030番地 株式会社日立製作 所ソフトウェア工場内 一 一 一 一 一 神奈川県横浜市戸塚区 平塚町5030番地 株式会社日立製作 所ソフトウェア工場内

This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
MAGE CUT OFF AT TOP, BOTTOM OR SIDES
O FADED TEXT OR DRAWING
BLURED OR ILLEGIBLE TEXT OR DRAWING
O SKEWED/SLANTED IMAGES
COLORED OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox